FPGAHDL硬件电路设计基础

1 HDL语法

• Verilog 的数字进制格式

• 数据类型

1）寄存器类型：

寄存器类型表示一个抽象的数据存储单元，它只能在 always 语句和 initial 语句中被赋值，并且它的值从一个赋值到另一个赋值过程中被保存下来。如果该过程语句描述的是时序逻辑，即 always 语句带有时钟信号，则该寄存器变量对应为寄存器；如果该过程语句描述的是组合逻辑，即 always 语句不带有时钟信号，则该寄存器变量对应为硬件连线；寄存器类型的缺省值是 x（未知状态）。`

• 程序框架

2 LED程序设计

• xdc约束文件引脚配置

• 仿真验证